« C’est le prochain saut technologique » : la première puce inférieure à 1 nm au monde maintient la loi de Moore en vie un peu plus longtemps

Pour la première fois, les scientifiques peuvent développer des puces informatiques dotées de transistors de taille inférieure à 1 nanomètre. La nouvelle architecture « NanoStack » qui a rendu cela possible pourrait même un jour conduire à des transistors aussi petits que 0,1 nm, affirment les scientifiques.

Les nouveaux transistors de 0,7 nm sont nettement plus petits que ceux présents en standard. Puces semi-conductrices de 2 nm utilisé dans les superordinateurs, les systèmes d’IA et les unités de traitement graphique (GPU) avancées. Bien que la désignation de la taille ne corresponde pas nécessairement à une mesure exacte des transistors sur les puces, elle représente leurs capacités générales.

Essentiellement, plus les transistors et leurs composants de support sont petits, plus vous pouvez en installer sur une puce. Une conception typique de puce de 2 nm, par exemple, peut insérer environ 50 milliards de transistors dans un espace de la taille d’un ongle humain.

La nouvelle puce comporte des transistors si petits qu’ils ne sont pas mesurés en nanomètres mais « angströms« , une unité de mesure généralement réservée aux atomes. La première de ces puces devrait être fabriquée avec des transistors qui ne mesurent que 7 angströms, soit l’équivalent de 0,7 nanomètre ou à peu près la largeur d’une molécule de glucose.

À cette taille, les ingénieurs peuvent insérer près de 100 milliards de transistors dans un espace de la taille d’un ongle, soit près de deux fois celui de la plate-forme actuelle de 2 nm.

Empilage et échelonnement

Les scientifiques ont réalisé cet exploit en utilisant une nouvelle technique appelée « nanostacking », qu’ils ont décrite pour la première fois dans une étude publiée dans le cadre de l’étude à comité de lecture 2025. Symposium sur la technologie et les circuits VLSI et téléchargé en juillet 2025 sur le IEEE Xplore serveur. Cela permet aux ingénieurs d’empiler verticalement les nanofeuilles utilisées pour construire la génération précédente de puces informatiques de 2 nm.

La technologie utilisée dans tous les circuits conventionnels – connue sous le nom de semi-conducteur à oxyde métallique complémentaire (CMOS) – exige des températures extrêmement élevées lors de la fabrication. À mesure que les transistors rétrécissent, ils souffrent également de problèmes tels que le « piégeage de charge » (où les électrons ou les trous sont immobilisés par des défauts ou des impuretés) et la « fuite de grille » (la dissipation de puissance statique).

De tels problèmes ont posé un défi aux tentatives visant à réduire la taille des transistors en dessous de 2 nm, et ainsi à améliorer les performances et l’efficacité des puces informatiques au-delà des meilleures capacités actuelles. L’architecture empilée tridimensionnelle d’IBM vise cependant à atténuer certains de ces problèmes, ont indiqué les scientifiques.

« NanoStack est constitué de nanofeuilles de transistors empilées les unes sur les autres. Mais cela ne se fait pas par un simple processus de lithographie et de gravure monolithique », a déclaré Huiming Bu vice-président de la R&D mondiale des semi-conducteurs IBM et des opérations d’Albany, lors d’un point de presse.

« Ce qui se passe ici, c’est que nous empilons réellement le dispositif. J’appelle cela un empilement, mais aussi un échelonnement. L’empilement dans le sens vertical, de sorte que la face avant et l’arrière de chaque transistor peuvent être contactées indépendamment pour le signal et la puissance. L’empilement de ces transistors est réalisé par une simple liaison diélectrique, ce qui est une innovation clé que nous avons développée. »

Les représentants d’IBM ont ajouté lors du briefing que la nouvelle technologie offre des performances jusqu’à 50 % supérieures avec une réduction de 70 % de la consommation d’énergie par rapport à la plate-forme 2 nm – et qu’elle finira par remplacer complètement cette technologie au cours des cinq prochaines années.

Les scientifiques affirment que la recherche pourrait avoir de profondes implications pour l’industrie informatique, avec des impacts révolutionnaires sur le monde. intelligence artificielle (IA) et informatique quantique secteurs.

L’un des avantages technologiques immédiats pourrait également résider dans la création de meilleures puces de mémoire vive statique (SRAM), utilisées pour diverses applications informatiques, notamment la mise en cache du processeur, la mise en réseau et dans des appareils tels que les stimulateurs cardiaques et les capteurs de véhicules.

La SRAM est également vitale dans le traitement de l’IA car elle est située à proximité des cœurs de traitement (par rapport à d’autres types de modules RAM qui sont souvent des composants séparés), augmentant ainsi la vitesse de déplacement des données autour des systèmes et réduisant ainsi les goulots d’étranglement.

Les représentants d’IBM ont ajouté lors du point de presse qu’ils avaient démontré une amélioration de 40 % de la mise à l’échelle de la mémoire SRAM par rapport à la plate-forme 2 nm. Ce sera une aubaine pour les flux de travail d’IA, qui exigent une bande passante et une efficacité beaucoup plus élevées.

L’avenir de l’informatique

« Nous sommes en fait entrés dans un domaine dans lequel la fabrication de semi-conducteurs est presque magique », a ajouté Huiming à propos du processus de conception. « Pensez à la structure que nous construisons ici. Nous déposons en fait la couche atome par atome, et nous superposons atome par atome. »

Les représentants d’IBM ont déclaré que l’approche du nanoempilement n’est pas une mise à niveau mineure mais un changement de génération qui permettra à terme aux fonderies de faire évoluer ces puces depuis des transistors de 0,7 nm jusqu’à un seul angström ou seulement 0,1 nm. maintenir la loi de Moore en vie au moins un peu plus longtemps.

La réduction des nœuds de transistors sur ces puces permettra des processus plus puissants, ont-ils déclaré, grâce à un nombre de transistors presque deux fois supérieur, tandis que la conception empilée et décalée réduit considérablement les besoins en énergie. Huiming a déclaré que même si tout le monde exige des performances, personne ne veut payer la facture de l’électricité.

« Il remplacera nanosheet en tant que (plateforme) dominante aujourd’hui dans les principales fonderies. Qu’il s’agisse de CPU ou de GPU », a-t-il ajouté. « Et nous pensons que la transition se produira à environ 7 angströms. Donc, d’ici une décennie, cela deviendra une autre (plateforme) grand public que nous avons inventée. C’est le prochain saut technologique. »

Les résultats de l’étude de 2025 suggèrent que non seulement le chipset peut offrir des performances nettement améliorées avec une consommation d’énergie bien inférieure, mais qu’il peut également ouvrir la voie à la réduction de l’impact thermique du calcul haute puissance sur le matériel.

Ces innovations pourraient également avoir un impact sur l’informatique quantique, ont déclaré les représentants d’IBM, car elles pourraient conduire à des améliorations dans le domaine de l’informatique quantique. systèmes classiques avec lesquels les ordinateurs quantiques travailleront ensemble à mesure que la technologie émergera.

« Pour l’informatique quantique, nous devons utiliser beaucoup de calculs classiques », Jay Gambettaa déclaré le directeur de la recherche d’IBM lors de la conférence de presse. « Nous voulons construire des décodeurs, nous voulons construire des contrôleurs pour les décodeurs et les accélérateurs. Et nous travaillons actuellement sur ce type de classique avec le 2 nm (plate-forme). Si nous pouvons continuer à changer de plate-forme, à utiliser des (chipsets) plus efficaces et plus puissants, cela ne fera qu’aider la vitesse et le rythme auxquels nous devons construire le calcul classique qui accompagne le quantique. «